## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-100086 (P2003-100086A)

(43)公開日 平成15年4月4日(2003.4.4)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

G11C 15/04

631

G 1 1 C 15/04

631F

С

# 審査請求 未請求 請求項の数5 OL (全 9 頁)

(21)出願番号

(22)出願日

特顧2001-290891(P2001-290891)

平成13年9月25日(2001.9.25)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 相川 忠雄

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100070150

弁理士 伊東 忠彦


## (54) 【発明の名称】 連想メモリ回路

### (57)【要約】

【課題】 本発明は、マッチ・ラインに接続されるメモリセル数が増大しても高速のサーチ動作を行うことができる連想メモリ回路を提供することを目的とする。

【解決手段】 メモリセル10<sub>1</sub>, 10<sub>2</sub>…の記憶内容を外部から入力された検索データと比較し、その比較結果をマッチ・ラインに出力する論理回路Q1~Q4を有し、複数のメモリセルの論理回路が共通のマッチ・ラインに接続された連想記憶メモリにおいて、マッチ・ライン毎に設けられ参照電位を発生する参照電位発生回路22と、マッチ・ラインの電位と参照電位とを差動増幅して複数のメモリセルの記憶内容と検索データとの一致または不一致を判定する差動増幅回路20を有することにより、マッチ・ラインに接続されるメモリセル数が増大してマッチ・ラインの負荷が増え遷移速度が遅くなっても高速のサーチ動作を行うことができる。

#### 本発明の連想メモリ回路の一実施例の回路構成図



#### 【特許請求の範囲】

【請求項1】 メモリセルの記憶内容を外部から入力された検索データと比較し、その比較結果をマッチ・ラインに出力する論理回路を有し、複数のメモリセルの論理回路が共通のマッチ・ラインに接続された連想記憶メモリにおいて、

前記マッチ・ライン毎に設けられ参照電位を発生する参 照電位発生回路と、

前記マッチ・ラインの電位と前記参照電位とを差動増幅 して前記複数のメモリセルの記憶内容と検索データとの 一致または不一致を判定する差動増幅回路を有すること を特徴とする連想メモリ回路。

【請求項2】 請求項1記載の連想記憶メモリにおいて、

前記参照電位発生回路は、発生する参照電位を可変する トリミング手段を有することを特徴とする連想メモリ回 路。

【請求項3】 請求項1記載の連想記憶メモリにおいて、

前記参照電位発生回路は、前記マッチ・ラインのピッチ に合わせてレイアウトされていることを特徴とする連想 メモリ回路。

【請求項4】 請求項1記載の連想記憶メモリにおいて、

前記マッチ・ラインは、プリチャージされた後、前記比較結果が不一致のメモリセルによってディスチャージされることを特徴とする連想メモリ回路。

【請求項5】 請求項1または2記載の連想記憶メモリにおいて、

前記参照電位発生回路は、所定のゲート電位を与えられ 縦型接続された第1,第2電界効果トランジスタから構 成したことを特徴とする連想メモリ回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、連想メモリ回路に 関し、特に、記憶データの内容を参照できる連想メモリ 回路に関する。

#### [0002]

【従来の技術】CAM(Content Addressable Memory)即ち連想メモリの特徴的な動作にサーチという検索動作がある。このサーチは外部から入力されるデータとCAMセル内のデータを比較する動作であり、この動作を行うためCAMのセルは図1に示すような構成である。

【0003】図1において、それぞれ2つのインバータで構成される2つの部分セルA、Bに、"1","0"," X(不定)"のいずれか状態を記憶する。図2に、このCAMセルの真理値表を示す。図1において、部分セルAの出力N1="H",部分セルBの出力N2="L"で"1"の状態を記憶する。N1="L",N2="H"で"0"

の状態を記憶し、N 1 = N 2 = "L"の場合は"X"の状態を記憶する。

【0004】このCAMセルには、サーチ動作のサーチデータ(SD, /SD)に"H", "L"データが送られてきてCAMセルの情報と比較され、NチャネルFET(電界効果トランジスタ)Q1, Q2もしくはQ3, Q4が同時にオンする場合は、ML(マッチ・ライン)のレベルが降下して不一致であることを示す。なお、データ/SDにおけるスラッシュは反転を意味し、これは他の信号についても同様である。

【0005】次に、1本のMLについてのサーチ動作を図3を用いて説明する。図3及び図4は、従来の連想メモリ回路の回路構成図及び各部の信号波形図を示している。図3中、破線で囲んだCAMセル $10_1$ ,  $10_2$  は、全て図1に示した構成である。実際のチップ構成では、この複数のCAMセル $10_1$ ,  $10_2$  がML(マッチライン)12によりワイヤードオア接続されている。

【0006】サーチ動作は図4の波形に示すように、時刻T0のスタンバイ状態で、プリチャージ信号(Prez)が"L"であることにより、ML12は"H"にチャージされている。サーチ動作は、時刻T1のプリチャージ解除から始まる。時刻T1で、MLのプリチャージが解除され、その後、サーチ用データSDが伝達されてくる。

【0007】この状態で、CAMセル内の情報と比較され、CAMセル内データとサーチ用データSDがどちらも"H"であった場合、MLから電荷がディスチャージされる(時刻T3)。CAMセルはワイヤードオア接続されているため、このようにCAMセル内データとサーチ用データSDが"H", "H"で電荷がディスチャージされるCAMセルが1つでも存在すると、そのMLは"L"となり、不一致という結果になる。

【0008】 このM L の状態遷移を受けてインバータアンプ 14を介し検索結果は信号 S O として出力される。時刻 T 4 ではプリチャージ信号(P r e z)が" L"に遷移しM L が" H"にプリチャージされることでサーチ動作の 1 サイクルが終了する。

## [0009]

【発明が解決しようとする課題】従来回路ではCAMの多ビット化、大容量化を考えた場合、チップ面積を小さくしつつ実現をすることを考えると、ワイヤードオア接続されるCAMセルを増加させればよいが、その場合MLの負荷が増えMLの遷移速度が遅くなる。MLの遷移速度が遅くなることを意味するので高速化に対しても障壁になるという問題があった。

【0010】本発明は、上記の点に鑑みなされたものであり、マッチ・ラインに接続されるメモリセル数が増大しても高速のサーチ動作を行うことができる連想メモリ

回路を提供することを目的とする。

## [0011]

【課題を解決するための手段】請求項1に記載の発明は、マッチ・ライン毎に設けられ参照電位を発生する参照電位発生回路と、マッチ・ラインの電位と参照電位とを差動増幅して複数のメモリセルの記憶内容と検索データとの一致または不一致を判定する差動増幅回路を有することにより、マッチ・ラインに接続されるメモリセル数が増大してマッチ・ラインの負荷が増え遷移速度が遅くなっても高速のサーチ動作を行うことができる。

【0012】請求項2に記載の発明では、参照電位発生回路は、発生する参照電位を可変するトリミング手段を有することにより、マッチ・ラインに接続されるメモリセル数に応じて最適の参照電位を得て高速のサーチ動作を行うことができる。

【0013】請求項5に記載の発明では、参照電位発生回路は、所定のゲート電位を与えられ縦型接続された第1,第2電界効果トランジスタから構成したことにより、電源電圧が低い場合にも安定した動作で参照電位を発生することができる。

【0014】付記6に記載の発明は、マッチ・ライン は、プリチャージされた後、比較結果が不一致のメモリ セルによってディスチャージされ、プリチャージされた ダミーマッチ・ラインを、比較結果が不一致の1個のメ モリセルがディスチャージする電流の略半分の電流でデ ィスチャージするダミーセルと、マッチ・ラインをディ スチャージする電流とダミーマッチ・ラインをディスチ ャージする電流を検出してそれぞれの検出電位を出力す る電流センス部と、電流センス部で検出された両電位を 差動増幅して前記複数のメモリセルの記憶内容と検索デ ータとの一致または不一致を判定する差動増幅回路を有 することにより、マッチ・ラインに接続されるメモリセ ル数が増大してマッチ・ラインの負荷が増え遷移速度が 遅くなっても高速のサーチ動作を行うことができ、ま た、参照電位を必要としないため、安定に動作をするこ とができる。

【0015】付記8に記載の発明では、参照電位発生回路は、差動増幅回路毎に設けたことにより、参照電位を差動増幅回路に供給する配線が短くて済み、配線にノイズが混入するおそれを小さくできる。

## [0016]

【発明の実施の形態】図5及び図6は、本発明の連想メモリ回路の一実施例の回路構成図及び各部の信号波形図を示す。図5中、図3と同一部分には同一符号を付す。図中、破線で囲んだCAMセル $10_1$ ,  $10_2$ …は、全て図1に示した構成である。この複数のCAMセル $10_1$ ,  $10_2$ …がML(マッチライン)12によりワイヤードオア接続されている。ML12にはプリチャージ用のPチャネルFET(電界効果トランジスタ)16が接続されると供に、差動増幅回路20の一方の入力端子が

接続されている。

【0017】差動増幅回路20の他方の入力端子には参照電位発生回路22から参照電位vrefが供給されており、差動増幅回路20は端子24からイネーブル信号SBEを供給されて動作を行い、出力端子26より検出信号SOを出力する。

【0018】ここで、図6の波形に示すように、時刻T0のスタンバイ状態で、プリチャージ信号(Prez)が"L"であることにより、ML12は"H"にチャージされている。サーチ動作は、時刻T1のプリチャージ解除から始まる。時刻T1で、信号Prezが"H"に遷移することによりML12が"H"のフローティング状態になってML12のプリチャージが解除される。

【0019】その後、SDn, /SDn (nは整数)が  $CAMセル10_1$ ,  $10_2$ …に入力され(時刻T2)、 各CAMセル内で一致/不一致の検出が行なわれる。仮 に、<math>1 ビットのサーチ用データが一致した場合、1 つの  $CAMセル10_1$  からML12 の電荷がディスチャージ される。

【0020】1つのML12に多くのCAMセルを接続した場合、ML12の負荷は重くなり、1つのCAMセルで電荷をディスチャージするには時間を要し、これがサーチ動作の高速化に対する障壁になる。1セルでも十分ディスチャージできるようにCAMセルのFETQ1~Q4の能力を上げることも1つの手段ではあるが、CAMセルは小さいほどチップ全体の面積を小さくできるのでFETQ1~Q4の能力アップには限界があり、本発明では微小電位差を検出できる差動増幅回路20を用いて対応している。

【0021】差動増幅回路20はストローブ信号SBEによって活性化され(時刻T3)、差動増幅回路20に入力される参照電位vrefとML12のレベルを比較して、比較結果を出力データSOとして出力する。差動増幅回路20はラッチ回路を持っており、出力データSOをラッチしているので、信号SBEはラッチ後すぐに閉じて、その後、時刻T4に信号Prezが"L"となって、ML12がプリチャージされる。

【0022】図7は、差動増幅回路200一実施例の回路図を示す。同図中、ストローブ信号SBEが供給される端子30には、NチャネルFETQ10のゲート及びPチャネル $FETQ11\sim Q14$ のゲートが接続されている。FETQ10はソースを電源vddに接続されドレインをNチャネルFETQ15, Q16のソースに接続されている。FETQ15のゲートは端子32を介してML12に接続されており、FETQ16のゲートには端子34を介して参照電位vrefが供給されている。

【0023】FETQ11のソースは電源vddに接続 され、FETQ11のドレインはFETQ15のドレイ ンとNチャネルFETQ17のソースの接続点に接続さ 【0024】FETQ13のソースは電源vddに接続され、FETQ13のドレインはFETQ17のゲート及びPチャネルFETQ19のゲートに接続されると共に、FETQ18のドレインとPチャネルFETQ20のドレインの接続点及びナンドゲート38の入力端子に接続されている。FETQ14のソースは電源vddに接続され、FETQ14のドレインはFETQ17のゲート及びFETQ20のゲートに接続されると共にFETQ17のドレインとPチャネルFETQ19のドレインの接続点及びナンドゲート36の入力端子に接続されている。

【0025】ナンドゲート36,38はそれぞれの出力端子を相手の入力端子に接続してフリップフロップを構成しており、ナンドゲート36の出力はインバータ40で反転され出力データSOとして出力される。

【0026】ここで、信号SBEが"L"の時はスタンバイ状態となり、ノードn1, n2, n3, n4は"H"状態にクランプされる。信号SBEが"H"になることにより差動増幅回路20は活性化され、ML12に接続されたFETQ15と参照電位vrefを供給されるFETQ16とのゲートレベル差により、トランジスタ能力に差ができ、ノードn3, n4に電位差ができる。この電位差をFETQ17とQ19、FETQ18とQ20で構成されるラッチで受け、更にフリップフロップて2値化及びラッチを行って出力データSOを生成する。上記の構成により、微小電位差を検出して出力データSOを生成することができる。

【0027】図8は、参照電位発生回路22の一実施例の回路図を示す。同図中、PチャネルFETm1のソース及びバックゲートは電源vddに接続され、FETm1のドレインはPチャネルFETm2のソース及びバックゲートと出力端子42に接続され、FETm2のドレインは電源vssに接続されており、vrefレベル発生部を構成している。

【0028】PチャネルFETm3のソース及びバックゲートは電源vddに接続され、FETm3のドレイン及びゲートはPチャネルFETm1のゲート及びPチャネルFETm4のソースに接続され、FETm4のドレイン及びゲートは電源vssに接続され、FETm4のバックゲートは電源vddに接続されており、第1ゲートレベル発生部を構成している。FETm4はFETm3の負荷として動作し、電源vddからFETm3のスレッショルドレベルvth3だけ低下した電位がFETm1のゲートに印加される。

【0029】NチャネルFETm5のドレイン及びバックゲートは電源vddに接続され、FETm5のソース

は P チャネル F E T m 2 のゲート及び N チャネル F E T m 6 のドレイン及びゲートに接続され、 F E T m 6 のソース及びゲートは電源 v s s に接続されており、第 2 ゲートレベル発生部を構成している。 F E T m 5 は F E T m 6 の負荷として動作し、 v s s レベルから F E T m 6 のスレッショルドレベル v t h 6 だけ上昇した電位が F E T m 2 のゲートに印加される。

【0030】このため、vrefレベル発生部の縦型接続されたFETm1, m2は、それぞれのゲート電位に応じたオン抵抗でvssレベルを基準として電源vddを分圧し参照電位vrefとして端子42から出力する。つまり、電源電圧vddが低く、vth3+vth6>vddの関係にあっても、FETm1, FETm2は安定したトランジスタ動作を行って、参照電位vrefを発生することができる。

【0031】このように参照電位発生回路22を簡単な構成にした利点は他にもある。図5に示すようにML(マッチ・ライン)はWL(ワード・ライン)と平行に走り、MLとWLの間にCAMセルが配置されており、この差動増幅回路20はMLとWLの間にセルピッチで配置される。一方、参照電位発生回路22はチップ全体で1つ設ければ良いのであるが、CAMはその特性上消費電流が多くなるので、1個の参照電位発生回路22の出力(参照電位vref)をチップ全体の複数の差動増幅回路20まで引き回すと、その引き回した配線にノイズが混入するおそれが高くなる。従って、各差動増幅回路20に1個の参照電位発生回路22を併設することが望ましく、図8に示すように参照電位発生回路22を簡単な構成としているので回路形成面積が小さくて済み好適である。

【0032】更に、図8の構成は2段縦型接続のFETm1, FETm2のゲート電位を制御して参照電位vrefを発生するので、トリミングの方法もFETm1, FETm2のゲートレベルを変えることで達成でき、レベル変更も容易である。トリミング手段を含めた参照電位発生回路22の回路図を図9に示す。

【0033】図9において、図8と同一部分には同一符号を付しており、FETm6の代わりに縦型接続された N チャネルFETm10, m11, m12, m13, m14が設けられている。FETm10のドレインはFETm5のソースに接続され、FETm14のソースは電源 vss に接続され、FETm10, m11, m12, m13, m140ゲートはFETm20ゲートに共通接続されている。

【0034】また、FETm11, m12, m13, m14それぞれのドレイン, ソースには縦型接続されたNチャネルFETm16, m17, m18, m19それぞれのドレイン, ソースが接続され、FETm16, m17, m18, m19それぞれのゲートは端子45, 46, 47, 48に接続されている。

【0035】ここで、端子45,46,47,48に"H"の信号が供給されるとFETm16,m17,m18,m19がオンしてFETm10のソースが電源vssに接続されFETm10のスレッショルドレベルがFETm2のゲートに供給される。また、端子46,47,48に"H"の信号が供給されるとFETm17,m18,m19がオンしてFETm11のソースが電源vssに接続されFETm10,m11のスレッショルドレベルの和がFETm2のゲートに供給される。

【0036】なお、図9と同様にして、FETm1のゲートレベルを可変できるようにしても良く、上記実施例に限定されない。

【0037】図10及び図11は、本発明の連想メモリ回路の他の実施例の回路構成図及び各部の信号波形図を示す。この実施例は、更に小レイアウト化を進め、消費電力を抑えることを目的としており、差動増幅回路の前段に電流センス部を設け、その出力を差動増幅回路に入力している。なお、図10中、図5と同一部分には同一符号を付す。

【0038】図10において、破線で囲んだCAMセル  $10_1$ ,  $10_2$ …は、全て図1に示した構成である。この複数のCAMセル $10_1$ ,  $10_2$ …がML12によりワイヤードオア接続されている。ML12にはプリチャージ用のPチャネルFET16が接続されると供に、電流センス部50のNチャネルFETm21のソースが接続されている。

【0039】電流センス部50のNチャネルFETm2 1, m22とPチャネルFETm20, m23, m24 より構成されている。FETm20はゲートにプリチャ 一ジ信号(Prez)を供給され、ソースとドレインを FETm21, m22それぞれのソースに接続されてい る。FETm22のソースはDML(ダミーマッチ・ラ イン)52に接続されており、FETm21のゲートは FETm22, m24のドレイン及び差動増幅回路20 の一方の入力端子に接続され、FETm22のゲートは FETm21、m23のドレイン及び差動増幅回路20 の他方の入力端子に接続されている。 FETm23, m 24はゲートに電源vssを供給され、ソースに電源v ddを供給されている。電流センス部50は、FETm 21、m22それぞれのソース電流に応じたFETm2 3, m24それぞれでの電圧降下から、FETm21, m22それぞれのドレインであるノードN01, N02 の電位が変化する。

【0040】DML52にはプリチャージ用のPチャネルFET54が接続されると供に、56のNチャネルFETm25のドレインが接続されている。FETm25のゲートには信号dezが供給され、FETm25のドレインはNチャネルFETm25のドレインに接続されている。FETm25はソースに電源vddを供給されソースを電源vs

は、1 ビットのC AMセル(例えばC AMセル1 0  $_1$ )が不一致の状態時に流す電流を1 とするとその略半分(1 / 2)を流すように設定されている。

【0041】差動増幅回路 20は、端子 24 からイネーブル信号 SBE を供給されて動作を行い、電流センス部 50 の FETm21, m22 それぞれのドレインであるノード N01, N02 の電位を差動増幅して出力端子 26 より検出信号 SO を出力する。

【0042】 ここで、図11の波形に示すように、時刻 T0のスタンバイ状態で、プリチャージ信号(Prez)が"L"であるので、ML12,DML52はともに"H"にプリチャージされている。そして、サーチ動作が開始されると、信号Prezが"H"に遷移し、プリチャージが解除される(時刻T1)。

【0043】その後、時刻T2で、サーチデータである SDが"H"に遷移し、セルデータとの比較を行なう。ここでは、1ビットのCAMセルが不一致である状態を想定している。この動作と同時にダミーセル 56 側を制御する信号 dez も同時に"H"に遷移する。これにより、ML12,DML52 はともに"H"状態であったものが電荷がディスチャージされレベルが下がっていく。同様に電流センス部 50 内のノードN01,N02 も同様にレベルが下がる。

【0044】しかし、ここでダミーセル56側は電流をディスチャージする能力が1個のCAMセルの略1/2であるのでDML52はレベルが下がるのが遅く、ML12はレベルが下がるのが早い。電流センス部50では、CAMセル $10_1$ ,  $10_2$ …側(FETm21)の電流値とダミーセル56側(FETm22)の電流値とグミーセル56側(FETm22)の電流値とがこードN01, N02の間にレベル差が生じる。その後、時刻T3で端子24からのイネーブル信号 SBEを"H"として差動増幅回路20を動作させ、ノードN01, N02間の差電位を増幅し、端子26から外に出力する。このような構成により、ML12, DML52で充分な電位差が得られるより前に、高速に検索結果 SOを出力することが可能となり、更に参照電位発生回路22を用いないので安定に動作することが可能となる。

【0045】なお、 $CAMセル10_1$ ,  $10_2$  …が請求項記載のメモリセルに対応し、 $FETQ1\sim Q4$ が論理回路に対応し、 $FETm16\sim m19$ がトリミング手段に対応し、FETm1, m2が第1, 第2電界効果トランジスタ対応する。

【0046】(付記1) メモリセルの記憶内容を外部から入力された検索データと比較し、その比較結果をマッチ・ラインに出力する論理回路を有し、複数のメモリセルの論理回路が共通のマッチ・ラインに接続された連想記憶メモリにおいて、前記マッチ・ライン毎に設けられ参照電位を発生する参照電位発生回路と、前記マッチ・ラインの電位と前記参照電位とを差動増幅して前記複

数のメモリセルの記憶内容と検索データとの一致または 不一致を判定する差動増幅回路を有することを特徴とす る連想メモリ回路。

【0047】(付記2) 付記1記載の連想記憶メモリにおいて、前記参照電位発生回路は、発生する参照電位を可変するトリミング手段を有することを特徴とする連想メモリ回路。

【0048】(付記3) 付記1記載の連想記憶メモリ において、前記参照電位発生回路は、前記マッチ・ラインのピッチに合わせてレイアウトされていることを特徴 とする連想メモリ回路。

【0049】(付記4) 付記1記載の連想記憶メモリにおいて、前記マッチ・ラインは、プリチャージされた後、前記比較結果が不一致のメモリセルによってディスチャージされることを特徴とする連想メモリ回路。

【0050】(付記5) 付記1または2記載の連想記憶メモリにおいて、前記参照電位発生回路は、所定のゲート電位を与えられ縦型接続された第1,第2電界効果トランジスタから構成したことを特徴とする連想メモリ回路。

【0051】(付記6) メモリセルの記憶内容を外部 から入力された検索データと比較し、その比較結果をマ ッチ・ラインに出力する論理回路を有し、複数のメモリ セルの論理回路が共通のマッチ・ラインに接続された連 想記憶メモリにおいて、前記マッチ・ラインは、プリチ ャージされた後、前記比較結果が不一致のメモリセルに よってディスチャージされ、プリチャージされたダミー マッチ・ラインを、前記比較結果が不一致の1個のメモ リセルがディスチャージする電流の略半分の電流でディ スチャージするダミーセルと、前記マッチ・ラインをデ ィスチャージする電流と前記ダミーマッチ・ラインをデ ィスチャージする電流を検出してそれぞれの検出電位を 出力する電流センス部と、前記電流センス部で検出され た両電位を差動増幅して前記複数のメモリセルの記憶内 容と検索データとの一致または不一致を判定する差動増 幅回路を有することを特徴とする連想メモリ回路。

【0052】(付記7) 付記5記載の連想記憶メモリにおいて、前記トリミング手段は、前記第1,第2電界効果トランジスタの少なくともいずれか一方のゲート電位を可変することを特徴とする連想メモリ回路。

【0053】(付記8) 付記2または3または5または7記載の連想記憶メモリにおいて、前記参照電位発生回路は、前記差動増幅回路毎に設けたことを特徴とする連想メモリ回路。

[0054]

【発明の効果】上述の如く、請求項1に記載の発明は、マッチ・ラインに接続されるメモリセル数が増大してマッチ・ラインの負荷が増え遷移速度が遅くなっても高速のサーチ動作を行うことができる。

【0055】請求項2に記載の発明では、マッチ・ラインに接続されるメモリセル数に応じて最適の参照電位を得て高速のサーチ動作を行うことができる。

【0056】請求項5に記載の発明では、電源電圧が低い場合にも安定した動作で参照電位を発生することができる。

【0057】付記6に記載の発明は、マッチ・ラインに接続されるメモリセル数が増大してマッチ・ラインの負荷が増え遷移速度が遅くなっても高速のサーチ動作を行うことができ、また、参照電位を必要としないため、安定に動作をすることができる。

【0058】付記8に記載の発明では、参照電位を差動 増幅回路に供給する配線が短くて済み、配線にノイズが 混入するおそれを小さくできる。

#### 【図面の簡単な説明】

- 【図1】CAMセルの回路構成図である。
- 【図2】CAMセルの真理値表を示す図である。
- 【図3】従来の連想メモリ回路の回路構成図である。
- 【図4】従来の連想メモリ回路の信号波形図である。
- 【図5】本発明の連想メモリ回路の一実施例の回路構成 図である。
- 【図6】本発明の連想メモリ回路の一実施例の信号波形 図である。
- 【図7】差動増幅回路の一実施例の回路図である。
- 【図8】参照電位発生回路の一実施例の回路図である。
- 【図9】トリミング手段を含めた参照電位発生回路の回 路図である。
- 【図10】本発明の連想メモリ回路の他の実施例の回路 構成図である。
- 【図11】本発明の連想メモリ回路の他の実施例の信号 波形図である。

## 【符号の説明】


- 101, 102 CAMセル
- 12 ML (マッチライン)
- 16, 54 PチャネルFET
- 20 差動増幅回路
- 22 参照電位発生回路
- 50 電流センス部
- 52 DML (ダミーマッチライン)
- 56 ダミーセル

【図1】

【図2】

【図3】


## CAMセルの回路構成図



## CAMセルの真理値表を示す図


メモリ住			検索値				***
論理值	NI	N2	論理値	SD	/SD	ML	料定
1	1	0	0	1	0	o	不一致
			1	0	1	1	一致
0	0	1	0	1	0	1	一致
			1	0		0	不一致
x	D	0	0	1	0	1	(一致)
			1	0	1	1	(一致)

# 従来の運想メモリ回路の回路構成図




【図4】

従来の運想メモリ回路の信号波形図



【図6】


本発明の連想メモリ回路の一実施例の信号波形図




【図5】

# 【図7】

# 本発明の連想メモリ回路の一実施例の回路構成図




# 差動増幅回路の一実施例の回路図




[図8]

【図9】

## 参照電位発生回路の一実施例の回路図




## トリミング手段を含めた参照電位発生回路の回路図



【図10】

本発明の連想メモリ回路の他の実施例の回路構成図



[図11]

本発明の連想メモリ回路の他の実施例の信号波形図

